SAR ADC 里 CDAC 电容阵列的切换功耗是整个 ADC 模拟功耗大头，想要降低 CDAC 电容切换能耗，核心思路就是减少不必要的电荷充放、复用电荷、优化切换时序，而不是单纯减小电容，MSB 高位电容权重最大，大部分切换能耗都集中在高位切换环节，传统下极板采样双向切换每次都要把电容在 VREF 和 GND 之间来回充放电，电荷直接流失，能耗很高；工程上优先用单调切换、共模 VCM 切换、三电平切换、电容分裂分段这些主流开关方案，还可以搭配电荷回收、数据预测、桥接开关等辅助手段，不同方案在能耗、共模稳定性、控制逻辑复杂度之间有取舍，做 IoT、可穿戴、医疗植入这类超低功耗 SAR ADC 时，要同时兼顾 CDAC 切换能耗、电容失配、比较器共模裕度，不能只追求最低能耗而牺牲线性度。下面把主流切换方案对比、设计步骤、权衡要点分开整理。
CDAC 主流切换方案能耗对比（10 位 SAR ADC）
| 切换方案 | 平均切换能耗（CVref²） | 能耗降幅 | 特点 |
|---|---|---|---|
| 传统双向切换 | 1363.3 | 0% | 逻辑简单，共模稳定，能耗最高 |
| 单调切换（Monotonic） | 255.5 | 81.26% | 上极板采样，电容只单向切换，共模电压漂移 |
| 三电平切换（Tri-level） | 42.42 | 96.89% | 引入 VCM 参考，电荷回收，逻辑变复杂 |
| 基于 VCM 单调切换 | 21.33 | 98.43% | 共模稳定，能耗很低，对 VCM 精度敏感 |
| 电荷回收桥接开关 | 1.97 | 99.86% | 能耗最优，控制、驱动电路成本高 |
降低 CDAC 电容切换能耗的核心手段清单
- 更换电容切换时序：优先单调切换、VCM 共模切换、三电平切换，减少电容来回翻转，高位 MSB 实现零能耗切换
- 电容分裂与分段 DAC：把大权重电容拆成子阵列，分段 CDAC，降低单次切换的电荷总量，抑制高位能耗
- 电荷回收 / 能量回馈：切换时把电容里的电荷转移给其他电容，而不是直接放到地或者基准源，减少基准源灌抽电流
- 上极板采样架构：采样直接把信号放到电容上极板，省去第一次高位电容翻转，直接得到 MSB 结果
- 数据预测切换：利用输入信号相关性，提前预测高位码值，跳过冗余 CDAC 切换，适合连续变化的低速信号
- 桥接开关、三态电容单元：减少冗余充放电，部分转换周期实现零切换能耗
设计时需要重点权衡的问题
- 单调切换虽然省电，但比较器输入共模电平持续下降，低压工艺下容易压缩比较器裕度，失调变大
- VCM、三电平方案需要额外一路精准共模参考源，参考源本身会增加功耗和噪声
- 越极致省电的切换方案，数字 SAR 控制逻辑越复杂，数字功耗上升，会抵消模拟侧省电收益
- 电容拆分、分段会带来额外的寄生电容，布局布线要控制寄生，不然会抵消能耗优化效果
工程落地步骤
- 根据指标（分辨率、采样率、工艺电压）初选切换方案，低速生物传感优先 VCM / 三电平；高速简单场景选单调切换
- 建立 CDAC 行为模型，计算不同码下平均切换能耗，重点看 MSB 区域能耗
- 完成电容阵列拆分、布局，优化开关驱动，选用低漏电开关
- 搭建比较器，评估共模漂移对比较器噪声、失调的影响
- 仿真整体功耗，对比 CDAC 切换功耗、基准功耗、数字 SAR 功耗，找到最优平衡点
【相关 FAQ】
问题 1：SAR ADC 降低 CDAC 电容切换能耗最核心原因是什么？
回答 1：SAR ADC 中 CDAC 电容切换能耗主要来自电容充放电，高位 MSB 电容权重最大，降低 CDAC 电容切换能耗就是减少电容不必要的电荷充放，优先减少高位的翻转次数。
问题 2：单调切换方案降低 SAR ADC 的 CDAC 电容切换能耗有什么缺点？
回答 2：单调切换可以大幅降低 SAR ADC 的 CDAC 电容切换能耗，但它的缺点是转换过程比较器输入共模电压持续下降，低压工艺里会压缩比较器电压裕度，引入失调和性能波动。
问题 3：VCM 共模切换方案在 SAR ADC 降低 CDAC 电容切换能耗上有什么优势？
回答 3：VCM 共模切换方案在 SAR ADC 降低 CDAC 电容切换能耗的同时，能够保持比较器输入共模电平稳定，兼顾低能耗和共模稳定性，是很多高精度低功耗 SAR ADC 的优选方案。
问题 4：只靠减小 CDAC 电容大小，能不能持续降低 SAR ADC 的 CDAC 电容切换能耗？
回答 4：不能，单纯缩小 CDAC 电容会让电容失配增大、噪声变差，SAR ADC 降低 CDAC 电容切换能耗的主流方式是优化切换时序、电荷回收，而不是一味减小单位电容。
【参考资料】
[2026-08-31]（A Kalman Filter-Assisted Data-Predictive SAR ADC With Reduced Switching Energy）ChinaXiv
[2024-03-01]（一种 16 位 110dB 无杂散动态范围的低功耗 SAR ADC）电子科技大学学报
[2023-12-01]（A Bridged-Switch Energy-Efficient Switching Scheme for Successive Approximation Register Analog-to-Digital Converters）MDPI
[2018-01-08]（Low‐power successive approximation ADC using split‐monotonic capacitive DAC）IET Circuits, Devices & Systems
【免责声明】
本文仅为 SAR ADC CDAC 电容切换低功耗技术资讯整理，不同工艺、分辨率、采样率下 CDAC 切换能耗仿真结果存在差异；各类低功耗切换方案的实际功耗、噪声、线性度需要结合电路仿真、流片实测验证，本文不构成芯片电路设计指导。