这个题的关键在于 “测量与统计口径”，我先去查相位抖动的积分带宽和 RMS 定义细节。
156.25MHz 这个频点上，一颗晶振在 datasheet 里同时写 "0.1 ps RMS" 和 "0.225 ps RMS" 是完全正常的 —— 它们往往是同一颗器件、同一个频点、同一批硅片，差别只在积分带宽：0.1 ps 对应 IEEE 802.3 10GbE 的 1.875MHz–20MHz 抖动掩模，0.225 ps 对应电信惯用的 12kHz–20MHz。所以横向比抖动，第一步不是看谁的数字小，而是把四件事对齐：积分带宽的下限、RMS 的统计口径（typ 还是 max、含不含 spur、绝对还是附加）、测试条件（温度、电压、输出格式、端接、仪器本底）、以及后端 PLL 的抖动传递函数。对齐之后再看 156.25MHz 这个频点，市面上的差分 XO 大致分四档：100 fs 级（TI LMK6P 100 typ／125 max、Abracon AK5/AK7 保证 100 max）、150–250 fs 级（AX3 150、AK2 200、SiTime SiT9365 225 typ／270 max）、350 fs 级（带温补的 ASGTX5）、以及 500 fs 级的通用国产 XO。光模块那一端的要求是 12k–20M 内低于 100 fs、高端低于 50 fs，这一档和前面几档并不是 "同一把尺子量出来的名次"，而是不同口径加不同实现的结果。
一、四个 "同频不同数" 的实例，先看清差在哪
| 器件 | 标称抖动 | 积分带宽 | 口径 | 备注 |
|---|---|---|---|---|
| SiTime SiT9365 @156.25MHz | 0.1 ps RMS | 1.875–20MHz | 10GbE jitter mask，含 spur | 特性页写 "Ethernet 应用 0.1 ps" |
| 同上 | 0.225 ps typ／0.270 ps max | 12k–20MHz | 含 spur，全 Vdd | 同一份 datasheet 的电气特性表 |
| 同上（-40~105℃ 档） | 0.225 typ／0.340 max | 12k–20MHz | 含 spur | 温度档位越宽，max 越松 |
| TI LMK6P @156.25MHz | 100 fs typ／125 fs max | 12k–20MHz | 绝对抖动 | BAW 谐振器 |
| TI LMK05318B-Q1 @156.25MHz | 60 fs typ／90 fs max | 12k–20MHz | 绝对，含 spur | 电源注入 50mV 纹波后变 65／135 |
| Abracon AK5／AK7 | 保证 100 fs max | 12k–20MHz | 绝对 | 三次泛音石英 |
| Abracon AX3／AK2 | 150 fs max／200 fs max | 12k–20MHz | 绝对 | 封装越小越松 |
| Abracon ASGTX5（TCXO） | <350 fs typ | 12k–20MHz | 绝对 | 换来了 ±32ppm 总稳定度 |
| 某国产 7050 LVPECL | 0.5 ps max | 12k–20MHz | 绝对 | 只标 max，不标 typ |
| Microchip SY75712 缓冲器 | 16.9 fs typ／26.1 fs max | 12k–20MHz | 附加（additive） | 不含源本身的抖动 |
这张表最能说明问题的是第一行和第二行：同一颗 SiT9365，1.875–20MHz 报 100 fs，12k–20MHz 报 270 fs max。带宽下限从 1.875MHz 挪到 12kHz，多出来的那一段近端噪声直接把数字翻了近三倍。谁把这两个数放在同一张对比表里，就是在拿苹果比橘子。
二、积分带宽：下限挪一格，数字差一截
抖动不是一个点值，是相位噪声曲线在某个区间上的积分：
Jrms=2πf02∫f1f2L(f)df
所以 f1 和 f2 就是口径本身。行业里常用的几套：
| 带宽 | 谁在用 | 为什么这么选 |
|---|---|---|
| 12kHz–20MHz | 电信、SerDes、绝大多数差分 XO datasheet | 下限切掉 12kHz 以下的慢漂移，因为下游 PLL/CDR 会把它跟踪掉 |
| 1.875MHz–20MHz | IEEE 802.3 10GbE 抖动掩模 | 只看会真正破坏 10G 链路的那个频段 |
| 100Hz–20MHz | 同步、定时、部分高精度场景 | 把近端 1/f 噪声也算进来 |
| 1kHz–5MHz | 部分 SerDes/CDR 参考要求 | 带宽更窄，数字更好看 |
两个可以直接记住的锚点：一是在 1GHz 载波上，-120 dBc/Hz 的平坦噪声底积分到 12k–20M，大约就是 1 ps RMS；二是带宽每放宽一个量级，抖动按噪声斜率的平方根涨，把 1kHz–100MHz 和 12k–20M 相比，前者能高出十倍左右。反过来说，相位噪声改善 10dB，抖动只降到 1/3.16；载波频率翻倍，同样的相位噪声对应的时间抖动减半 —— 因为同样的相位误差占的周期比例更小了。
这也解释了一件事：为什么很多器件标 156.25MHz 而不是 100MHz。在同样的相位噪声曲线上，载波越高、积分出来的时间抖动越小，所以高频载波在数字上 "天生占便宜"。拿 156.25MHz 的数和 100MHz 的数直接比，本身就已经不公平。
三、统计口径：typ、max、含不含 spur、绝对还是附加
这一层比带宽更容易被忽略，因为数字看起来都长得差不多。
| 口径维度 | 常见写法 | 差多少 | 怎么处理 |
|---|---|---|---|
| typ vs max | 0.225 ps typ／0.340 ps max | 可差 40–50% | 做系统预算用 max，做趋势对比才用 typ |
| 温度档 | -20~70℃／-40~85℃／-40~105℃ | 同一器件越宽 max 越松（0.270→0.340） | 按你产品的实际工作温区取值 |
| 含 spur vs 排除 spur | "includes spurs"／"excluding crosstalk spurs" | 差十几到几十 fs | 多通道芯片一定要看是否排除了串扰杂散 |
| 绝对 vs 附加 | XO 报绝对，缓冲器 / 时钟分配报 additive | 附加值不含源，16.9 fs 不是 "整链 16.9 fs" | 系统抖动要按源＋缓冲器平方和叠加 |
| RMS 相位抖动 vs 周期抖动 | 0.225 ps IPJ／1.0 ps period jitter | 两个量不是一回事 | 别拿 period jitter 当相位抖动填预算表 |
| 逐周期抖动 | cycle-to-cycle ≈ √2 × RMS（一阶估计） | 差 1.41 倍 | 只在明确要求 c2c 时才用 |
Microchip 那颗扇出缓冲器标 16.9 fs typ，看起来很惊人，但那是 "加在输入源之上的增量"，源本身可能是 200 fs。你要是把它当绝对抖动写进规格书，就相当于承诺整条链只有 16.9 fs，这个承诺没人能兑现。
四、测试条件：同一颗芯片，换个探头就换个数字
datasheet 上的数字是 "在某个测试台上、用某个夹具、某个转换器" 测出来的，换一套就变。
- 差分转单端。 相位噪声分析仪大多是单端输入，得先用变压器或巴伦把差分信号转过去（SiTime 的性能报告里明确写了用阻抗匹配变压器接 PNA／E5052B）。转换器的插损和带宽不平度没校准，低频段就失真。
- 仪器本底。 分析仪自己的噪声底决定你能测到多低。行业经验是留 10dB 余量才只有 0.4dB 误差，源和仪器一样响时会高读 3dB。测 100 fs 以下的器件，普通频谱仪的相噪模式基本不够用，得靠互相关。
- 电源纹波。 LMK05318B 在 50mV 注入下，156.25MHz 从 60/90 fs 变成 65/135 fs，max 松了 50%。所以 datasheet 里的 "典型值" 隐含了 "干净电源" 这个前提。
- 输出格式。 同一颗芯片 LVPECL 和 LVDS 的噪声底能差 2–3dB（LMK61XX 在 10MHz offset 是 -165 对 -162 dBc/Hz）。LVPECL 通常更适合低抖动场合，代价是功耗。
- 端接与去耦。 有的器件明确要求额外加 10µF 才能拿到最佳相噪，这不是建议，是条件。
所以横向对比只有一个安全做法：同带宽、同口径、同温度、同输出格式、同仪器条件。缺一项，那个数字就只是参考。
五、156.25MHz 频点的实际分档，以及那个 "200 fs 之争"
把口径统一到 12k–20MHz、取 max 值之后，这个频点的产品大致这么分层：
| 档位（12k–20M, max） | 代表 | 典型去向 |
|---|---|---|
| <50 fs | 高端光模块／CPO 专用（泰晶口径，312.5MHz 可到 26 fs） | 800G/1.6T、CPO 时钟域 |
| 100 fs 级 | LMK6P（125 max）、Abracon AK5/AK7（100 max） | 100G/400G 光模块、交换机参考时钟 |
| 150–250 fs | AX3（150）、AK2（200）、SiT9365（270～340 max） | 通用 SerDes 参考、数据中心设备 |
| 350 fs 级 | ASGTX5（TCXO，typ 350） | 需要 ±32ppm 总稳定度的同步场景 |
| 500 fs 级 | 通用国产 7050 XO（0.5 ps max） | 成本敏感、链路余量大的场合 |
这里有个值得单独说的争议。Abracon 的白皮书给了一个很实用的行业锚：多数应用要求 156.25MHz 在 12k–20MHz 上最大 RMS 抖动不超过 200 fs。按这个尺子，它自己的 AK5/AK7 保证 100 fs、AX3 150 fs、AK2 200 fs 都在线内，然后明确指出 "用 MEMS 谐振器加 PLL 的方案（方案 D）不能满足 200 fs max 这个主要性能标准"。
而 SiTime 的 SiT9365 在 12k–20MHz、全温度档下的 max 是 270–340 fs，从数字上确实越过了 200 fs 这条线；但它在 1.875–20MHz 的 10GbE 掩模下报 100 fs，是达标的。同一颗器件、两个口径、两个结论。
这件事的正确读法不是 "谁在说谎"，而是：你的链路到底按哪个 mask 验收。如果系统验收引用的是 IEEE 802.3 的 10GbE 掩模，那 MEMS 方案完全够用；如果内部规范抄的是电信那套 12k–20M、上限 200 fs，那 MEMS XO 就在线外。另外要提醒一句：Abracon 这份白皮书本身是厂商材料，用来论证 "三次泛音石英优于 MEMS"，立场天然偏向自家方案，读它的结论时要把这层考虑进去。
六、五步对齐法，照着做就不会比错
- 先定 mask。 10GbE 链路按 1.875–20MHz；SerDes／CDR 参考按 12k–20MHz；同步定时按 100Hz–20MHz。定不下来就先问后端芯片的 datasheet 引用的是哪一段。
- 统一到 max。 用 typ 值做对比，等于默认了 "我这一批都在典型值"，这在量产里是不成立的。
- 统一到绝对抖动。 附加抖动（扇出缓冲、时钟分配、PLL）要和源做平方和叠加，不能单独拿 16.9 fs 当整链指标。
- 统一 spur 口径。 含 spur 还是排除，多通道器件的串扰杂散算不算，必须写清楚。
- 统一环境。 温度档、Vdd、输出格式（LVPECL／LVDS／HCSL）、端接、去耦、测量仪器，五项都要一致。
补一条系统层面的事：datasheet 的宽带抖动只是 "输入条件"。XO 后面接了 PLL，12kHz 以下的慢漂移会被环路跟踪掉，环路带宽以上的噪声才会传到输出；接了 CDR 又是另一套传递函数。所以 "XO 标 200 fs，整机就一定 200 fs" 是不成立的 —— 可能更好，也可能因为参考时钟的杂散、电源耦合而更差。
七、七个常见误判
- 拿 1.875–20MHz 的 100 fs 去比 12k–20MHz 的 270 fs，得出 "前者好 2.7 倍"。
- 用 typ 值填系统抖动预算，量产时被 max 打脸。
- 把扇出缓冲器的 additive jitter 当成绝对抖动。
- 忽略温度档位，用 -20~70℃ 的数去支持 -40~105℃ 的产品。
- 拿 period jitter（1.0 ps）和 RMS phase jitter（0.225 ps）混着写。
- 不计较 spur，多通道器件的串扰杂散被算进 "随机抖动" 里。
- 只看 datasheet 数字，不看测试条件，自己测出来差一倍就以为买到假货。
【相关 FAQ】
问题 1：同一颗 156.25MHz 差分晶振，datasheet 里 0.1 ps 和 0.225 ps 是怎么来的，是不是两颗不同器件？
回答 1：通常是同一颗、同一个频点，差在积分带宽。0.1 ps 对应 IEEE 802.3 10GbE 抖动掩模的 1.875MHz–20MHz，0.225 ps 对应电信惯用的 12kHz–20MHz。带宽下限从 1.875MHz 拉到 12kHz，多积进去的那段近端噪声就把数字抬到 2 倍以上。所以看 156.25MHz 差分晶振的抖动，第一件事是确认这个数挂在哪个带宽下，而不是先比大小。
问题 2：为什么 156.25MHz 差分晶振的抖动普遍按 12kHz–20MHz 积分，而不是从 0 开始？
回答 2：因为 12kHz 以下的成分在下游会被跟踪掉。156.25MHz 通常作为 SerDes 或 PLL 的参考，PLL 环路带宽一般在几十到几百 kHz，环路以内的相位漂移会被环路修正，不会传到输出；真正的伤害来自环路带外那一段。所以 12kHz–20MHz 这个积分带宽是 "只算会真正破坏链路的那部分噪声"，是工程约定，不是物理边界。同一颗 156.25MHz 差分晶振如果按 100Hz–20MHz 报，数字会明显变大，那个变大不代表器件变差，只代表口径变宽。
问题 3：156.25MHz 差分晶振标 typ 0.225 ps、max 0.340 ps，做预算该用哪个？
回答 3：用 max。typ 是 25℃、标称电压、典型批次的统计中心，max 才是覆盖温度、电压、工艺分散的保证值。同一颗 156.25MHz 差分晶振在 -20~70℃ 档 max 是 0.270 ps，在 -40~105℃ 档就松到 0.340 ps，这个差别就是温度带来的。做链路预算、写验收规范、算 BER 余量，都应该拿 max 进场；用 typ 做对比只适合看技术代差趋势，不能当承诺。
问题 4：缓冲器标的 16.9 fs 附加抖动，能直接和 156.25MHz 差分晶振的 200 fs 比吗？
回答 4：不能。16.9 fs 是 additive jitter，意思是 "在输入源已经很干净的前提下，这颗缓冲器自己额外加了多少"，它不含源。整链抖动要按源和缓冲器平方和叠加：源 200 fs、缓冲器 16.9 fs，合成约 200.7 fs，几乎没变；但如果源本身是 100 fs、缓冲器是 100 fs，合成就是 141 fs。所以看到 156.25MHz 链路里某个器件标十几 fs，先确认它是绝对还是附加，再看它在链路里的位置。
问题 5：光模块要求 156.25MHz 差分晶振抖动低于 100 fs，但很多器件在 12k–20M 下标 200 fs 以上，是不是不能用？
回答 5：要看你按哪个 mask 验收。光模块（尤其 400G/800G）常引用 IEEE 802.3 的 1.875–20MHz 掩模，在这个口径下不少器件能报到 100 fs 甚至更低，是达标的；而在 12k–20MHz 口径下同一颗可能是 270 fs。所以 "低于 100 fs" 这句话如果不带带宽，等于没说。正确做法是把光模块 DSP 的 datasheet 翻出来，看它引用的是哪一段积分带宽和哪个上限，再用同口径的 156.25MHz 差分晶振数据去对，而不是拿两个不同口径的数字互相判死刑。
【参考资料】
[2026-11-06]（相位噪声转抖动计算器：公式、锚点与常见错误）rftools.io
[2026-10-24]（Chapter 7 — Phase Noise Measurements with a Real-Time Spectrum Analyzer）Berkeley Nucleonics
[2026-09-23]（SiT9365 Datasheet：Standard Frequency Ultra-low Jitter Differential Oscillator）SiTime
[2026-09-16]（156.25MHz SMD7050 Oscillator with ±20ppm Stability）Chengdu Xtalong Electronics
[2026-09-10]（SY75712 / SY75714 Electrical Parameters and Values）Microchip
[2026-09-09]（SiT3342 Datasheet：1 MHz to 220 MHz Ultra-low Jitter Differential VCXO）SiTime
[2026-08-12]（LMK6P 产品页：Low Jitter High-Performance BAW Oscillator）Texas Instruments
[2026-08-10]（光模块差分晶振选型指南：156.25MHz/312.5MHz 低抖动晶振技术解析）泰晶科技
[2026-07-22]（LMK62A2-156M 产品页：156.25MHz LVDS 低抖动振荡器）Texas Instruments
[2026-07-03]（SIT9365AI-1B2-33E156.250000D 产品信息与数据手册）SiTime 硅晶振商城
[2026-11-08]（156.25MHz 超低 RMS 抖动有源晶振（XO）性能研究，白皮书未标注发布日，按访问日期记）Abracon
[2025-07-21]（LMK05318B-Q1 数据表：典型特性与 156.25MHz 相噪曲线）Texas Instruments
[2025-07-11]（LMK05318B-Q1 Electrical Characteristics：12kHz–20MHz 抖动表）Texas Instruments
[2023-07-06]（Performance report for SiT9375, 156.25MHz FlexSwing：实测 92/93 fs）SiTime
免责声明：本文是选型方法论的整理，不构成任何具体器件的推荐或采购建议。需要提示五点：其一，文中所有抖动数字均来自各厂商公开 datasheet、性能报告与白皮书，测量条件、批次、温度档并不统一，同一器件在不同文档里也可能出现多个数值，正式设计请以你所选具体料号的最新版 datasheet 和厂商书面确认为准；其二，不同信源存在口径差异 —— 同一颗 SiT9365 在 1.875–20MHz 与 12k–20MHz 下分别是 100 fs 与 270–340 fs，Abracon 白皮书 "多数应用要求 200 fs max" 与 SiTime 的 10GbE 掩模口径并不等价，本文已并列呈现，未替任何一方下判定；其三，Abracon 白皮书属厂商技术材料，其 "MEMS 方案不能满足 200 fs" 的结论带有论证自家石英方案的立场，引用时请注意这一偏向；其四，文中公式与换算（J_rms = √(2∫L (f) df)/(2πf₀)、c2c ≈ √2×RMS、SNR = -20log₁₀(2πf_in・t_j)）属一阶工程估算，未计入杂散、宽带底噪抬升与传递函数整形，系统预算请用实测相噪曲线按实际环路带宽重算；其五，价格、封装、供货与料号状态（例如 LMK62A2-156M 已标注不推荐用于新设计）会随时间变化，本文不作为供货承诺，下单前请核对厂商生命周期状态与官方报价。